论文部分内容阅读
随着雷达信号处理技术的不断发展,合成孔径雷达(SAR)成像系统的设计已经成为了近年来研究的热点。由于SAR成像处理算法通常比较复杂,处理数据量大,单核DSP系统会出现散热差、功耗大以及制作成本高的问题,所以传统的单核DSP已经远远不能满足系统的要求。多核DSP的出现为提高信号处理系统的整体性能做出了非常大的贡献。与单核DSP相比,多核DSP可以将任务分配到八个核进行处理,其处理速度更快,而且成本与功耗也比较低。传统的软件开发模式在多核DSP应用程序开发中会遇到很多问题,比如不支持多线程,不能灵活地进行任务的分配与调度,核间通信机制非常单一。而基于SYS/BIOS的应用程序的开发模式是一种新型且方便的软件开发模式,能够很好地解决以上的问题。为了使多核DSP的性能更好地发挥出来,为了实现高实时性要求的SAR成像算法,本文主要研究了基于SYS/BIOS的弹载SAR并行处理的实现,具体内容分为以下几个部分:1.分析TMS320C6678 DSP开发平台的内核架构、CPU、内部存储结构,研究TMDXEVM6678L EVM的特点以及使用方法。2.归纳出SYS/BIOS的特点,总结SYS/BIOS与XDCtools的关系,给出基于SYS/BIOS的应用程序的开发流程,分析SYS/BIOS的线程调度、线程的让出、抢占原理以及SYS/BIOS的启动过程,最后详细研究SYS/BIOS的核间通信组件IPC,并对Notify和Message Q作出对比分析。3.重点研究分析基于SYS/BIOS的SAR成像算法的并行实现,包括多核任务分配、线程的设计、通信方案的确定以及cache一致性问题的解决,然后根据需求配置SYS/BIOS架构,总结基于SYS/BIOS的程序的优化方法,包括对SYS/BIOS设置的优化、对IPC设置的优化以及对代码的优化。最后给出SAR成像算法处理结果。本文研究基于SYS/BIOS的弹载SAR并行处理技术,合理配置了SYS/BIOS并行架构,利用IPC组件成功实现了核间通信与同步,并提出优化方案,从而获得了良好的成像结果。