基于模拟集成电路基本理论及BSIM模型,论文针对BSIM3系列模型的0.25um和0.18um的工艺库对CMOS全差分运算放大器进行了性能指标及测试技术探讨,并研究设计了与工艺和沟道长度无关CMOS全差分短沟道器件放大器、偏置电流产生电路。首先,通过短沟道器件对电路的直流偏置、直流增益、匹配度、噪声和放大器带宽等性能指标的分析,确定采用短沟道器件时电路性能指标的变化;并通过不同工艺下的几种典型运放结构的性能变化进行优劣对比,来进一步量化工艺对电路性能的影响,并提出了改进思想。进而,在分析的基础上搭建增益与工艺和短沟道器件沟道长度无关的CMOS放大器的结构,并在HSPICE环境下采用BSIM3的CMOS工艺模型,对典型单元电路进行HSPICE模拟。同时设计了采用衬底驱动技术的偏置电路,能产生与工艺和器件沟道长度无关的偏置电流。并采用适当的共模反馈技术和补偿技术维持系统的稳定。最后,基于上述放大器的设计思想采用负阻抗技术提高放大器的增益,然后结合理论分析,对电路进行进一步的改进,针对增益、单位增益带宽、相位裕度三个性能指标对电路进行改善,并结合分析使放大器在保持高增益的同时其单位增益带宽和相位裕度保持在一个相对固定的值。结果表明,所设计的高增益、恒定单位增益带宽和相位裕度的CMOS全差分运算放大器已满足并部分超出了预设指标。该两级CMOS全差分运算放大器的开环增益为92dB,单位增益带宽60MHz,相位裕度89度,功耗2.1mW。调试后的电路能适用于0.25um, 0.18um的CMOS工艺,应用于低压低功耗的ADC、DAC、Buffer中。同时,该技术还可以广泛用于视频接收、数据处理等电子技术领域的关键单元设计中。