深亚微米设计带来了大量的挑战,当涉及到信号完整性时,高速的数字信号不能简单的用逻辑的0和1来表征,需要使用模拟量来描述,而晶体管级模型的仿真速度是进行系统级高速仿真的瓶颈。本文描述了一种对数字电路输入输出端口电路进行建模的标准,IBIS。它可以替代晶体管级的模型进行电路仿真和信号完整性分析。文章首先对工作频率在1GB的DDR-SDRAM的数据输出端口建立IBIS模型,并通过特征点比较,差值比较的方法,对模型进行了验证。在此基础上,对输出缓冲器模型仿真方法进行研究,提出一种新的仿真方法,能够消除输出缓冲器IBIS模型的瞬态仿真中对伴随电容的重复计算误差。考虑到,经过传输线的信号将带有斜率和延迟,本文对非理想输入给IBIS仿真带来的影响做出分析,并且采用一种新的仿真方法,使得IBIS模型能够准确的响应非理想信号激励。