随着科技的快速发展,便携设备和可穿戴设备的应用越来越广泛。与此同时,整个世界趋向于万物互联,各种设备需要传感器将环境中的信息采集到处理系统中,模数转换器就充当了转换的桥梁。环境中声、光、电、热等信息都要通过模数转换器（ADC）变为可供处理的数字信号。随着5G通信技术的发展,便携式/可穿戴设备中对于模数转换器的速度和精度要求越来越高,同时还要求高能效。流水线逐次逼近型模数转换器（Pipeline SAR ADC）是在传统流水线型（Pipeline）ADC架构中加入逐次逼近型（SAR）ADC进行改造,在面积和功耗上实现了优化,成为现在高精度ADC的研究方向。本文主要研究了三级Pipeline SAR ADC的相关设计技术,采用多米诺逻辑SAR ADC提升了整体ADC的转换速率,并引入比较器失调后台校准技术提升了精度,最终实现了一款采样频率为1GHz的三级13位多米诺结构Pipeline SAR ADC。主要研究内容如下:为了提升转换的精度,本设计的第一级采用双DAC并行工作模式,其中,small DAC直接与比较器相连,large DAC复制small DAC的量化结果,转换完成后,small DAC进入到比较器失调校准周期,large DAC与余差放大器相连,从而将余差信号放大并传递给下一级子ADC进行处理。前两级子ADC在采样、量化、余差放大、失调校准周期间交替工作,在流水线模式下三级共输出15位数字码,最终实现物理位数为13bit的模数转换器。在上述结构的基础上,为了验证各种非理想效应的影响,优化参数,本文搭建了多米诺结构三级流水线SAR ADC的高层次模型,利用模型参数研究了比较器失调、电容失配、级间增益误差对于ADC整体性能的影响。三级中每个子ADC为5位的多米诺结构SAR ADC,每两级之间冗余一位。利用MATLAB工具完成了Simulink模型的仿真验证,并进行了数字校准。结果表明,整个Pipeline SAR的精度取决于第一级的电容失配和增益误差,而第二级与第三级相关参数的影响程度逐级递减。多米诺结构SAR ADC在带来速度提升的同时,不可避免地引入了多个比较器失调电压的叠加影响。本文通过模型分析该失调电压与传统结构SAR ADC的性能差异,理论验证了加入失调校准电路的必要性。最后,基于TSMC 28nm标准CMOS工艺,通过Cadence工具完成了三级多米诺结构的流水线SAR ADC的整体电路设计,其中包括多米诺逐次逼近逻辑、四输入动态比较器、栅压自举开关、余差放大器、失调校准环路等,并进行了仿真验证,绘制了整体电路版图,进行了后仿真以及参数调整。电路的参数如下:电源电压1V,带宽500MHz,采样频率为1GHz,奈奎斯特频率输入下后仿真测得:SNR达到62.3dB,SNDR达到62.2dB,SFDR达到73.8dB。