传统晶格匹配的Ⅲ-Ⅴ族化合物半导体器件受衬底晶格常数的限制，可选择的外延材料的范围有限，影响了器件光电性能的提高。晶格异变缓冲层技术能有效突破晶格常数对材料选择的限制，被广泛应用于新一代半导体器件的研制中。一些基于该技术的器件表现出优异的性能，使得该技术受到了人们的极大关注，并成为目前的一个研究热点。本论文利用MOCVD生长技术和材料的结构、形貌、光学表征手段研究了生长参数和衬底偏角对Al(Ga)InAs晶格异变缓冲层中应力的弛豫、位错的产生和滑移行为、相分离、位错聚集、外延层的表面形貌和光学质量的影响。在优化缓冲层结构设计和生长参数的基础上，采用Al(Ga) InAs晶格异变缓冲层实现了材料的晶格常数由GaAs向InP晶格常数的过渡，并在GaAs衬底上制备了高质量的InP外延层，取得的主要成果如下:　　1、研究了生长温度对AlInAs材料质量的影响。当生长温度为675℃时，Al原子的迁移速率较低，生长方式为三维岛状生长模式，得到的AlInAs表面粗糙度为18.7 nm。当生长温度为700℃时，Al原子的表面迁移增强，生长方式转变为二维台阶流式生长方式，生长的样品表面光滑，其表面粗糙度降为5.24 nm。同时高温生长可以抑制AlInAs材料中的相分离从而提高了材料的结晶质量。　　2、在1.4μm厚的Al(Ga)InAs缓冲层上生长了与GaAs衬底晶格失配达2.1％的GaInAs材料，研究了(001)GaAs衬底偏向(111)A的偏角对材料质量的影响。2°和7°偏角衬底上生长的AlInAs出现明显的相分离现象，而15°偏角样品中相分离得到有效的抑制，该样品的表面粗糙度为7.35 nm，穿透位错密度为～3×107/cm2。　　3、探讨了晶格失配Ga0.6In0.31As层穿透位错聚集现象的形成机制。研究表明GaInAs/AlInAs界面附近的应力场能在一定范围内阻挡位错滑移，而在该应力场作用范围之外与InGaAs表面以下的区域就会形成一个位错能自由滑移的通道，该通道的宽度越小，越容易导致穿透位错聚集。　　4、采用2.4μm厚的Al(Ga)InAs缓冲层，在15°偏角GaAs衬底上生长了高质量的InP外延层。该样品表面粗糙度为10.1 nm，穿透位错密度为～7×106/cm2，应变弛豫率在95％左右。增加Al(Ga)InAs缓冲层的厚度能将晶格失配InP层的表面粗糙度降到6.59 nm。　　5、研究了衬底偏角对晶格失配为2.1％的GaInAs材料中的位错分布的影响。结果表明，(001)偏向(111)A方向的衬底偏角有利于产生较多的β型位错。在衬底偏角为2°和7°时，由于Ⅲ族和Ⅴ族原子结构的差异导致α型位错的密度高于β型位错的密度，在衬底偏角为15°时，较大的偏角导致样品中β型位错密度高于α型位错密度。此外，实验表明，缓冲层中将Ga并入晶格取代部分Al原子有利于抑制GaInAs材料中α型穿透位错的形成。　　6、根据修正的Ayers模型计算了晶格失配为2.1％的GaInAs层的错向角，结果表明，错向角的出现是应力弛豫分布不均衡的结果。2°、7°和15°偏角样品通过在(111)面上滑移的位错释放的应力分别占[110]方向释放的应力的80％、89％和80％，该方向释放的应力的其余部分通过在(-1-11)面上滑移的位错释放。通过(1-11)和(-111)面上滑移的位错释放的[1-10]方向的应力各占约50％。