电路系统的高集成度、高复杂度、高密度化,使得系统的测试越来越困难,可测性设计成为解决这类难题的主要手段。边界扫描测试技术方法是一种新型的结构可测性设计方法,它可以极大地减少对电路板上物理测试点的需要。然而其串行性的特点延长了系统的测试时间,所以如何设计扫描链路来减少测试时间和提高故障覆盖率成为可测性设计优化和评估研究的重点和难点。　　本文在深入研究IEEE1149.1标准的基础上,重点研究可测性设计优化和评估方法,以设计复杂性最小化和提高测试完备性指标为目标,研究器件与网路的构造模型、电路信息的提取、提高故障覆盖率和缩短扫描链周期的方法。比较了贪婪算法、图论算法、模拟退火算法和模拟退火-遗传混合算法对扫描链的优化作用,总结各算法在实际应用中的优缺点。相比其他算法,模拟退火-遗传算法对复杂的数字电路的优化结果最优,最后输出测试性评估报告,并保存在系统ini文件中,为可测性系统设计复杂性最小化和测试性改善最大化提供了依据。