随着计算机、通信和微电子技术的高速发展，信息技术在军事、民用领域已得到了广泛应用。各种ADC和DAC已经成为现代先进的电子设备或电子系统中不可或缺的重要组成部分。在特性各异的ADC中，逐次逼近ADC具有中等转换精度（一般8～16位）和中等转换速度，采用CMOS工艺制造时可以保证较低的功耗和较小的芯片面积，因此它的优势重点在于低功耗、小面积和低成本方面，有其独特的市场需求。　　 本文设计了应用于一款电力仪表芯片的ADC。这款ADC工作在1.8V电源电压下，分辨率为10bit，采样率可达到5MHz。通过对各种不同类型ADC的对比和分析，本文采用了逐次逼近型结构（SAR）。并对SAR ADC的各大主要模块，包括采样保持技术、DAC、比较器和数字逻辑控制等模块进行了研究与设计。　　 在DAC中，为了提高ADC整体转换的精度，本设计采用全差分和下极板采样技术克服电荷注入效应和时钟馈通效应的影响。另外，还在DAC中电容的上级板上，使用了自举式开关，大大提高了DAC部分对电荷充电的速度，这也是本文的创新点之一。　　 在比较器中，本文采用了最流行的设计方法，用两级放大器级联再加上锁存电路。在版图设计中，对于电容进行了特别的考虑。通过对不同电容结构的对比和分析，采用了面积较小，匹配性较好的MOM（Metal-oxide-Meta）电容。在电容阵列的设计中，通过共轴和共质心的版图布局，进一步减小了电容的匹配误差，提高了转换精度。　　 本次SARADC设计采用的是SMIC0.181μm eflash2P5M设计工艺。仿真结果SNR=60.7dB，SFDR=71.31dB，ENOB=9.71bit，基本符合指标设计要求。而且整个ADC电流总计不到100μA，总功耗十分之低，节省了芯片的面积和成本。