高压LDMOS（Lateral Double-diffused MOSFET）是高压集成电路（High Voltage Integrated Circuit，HVIC）和智能功率集成电路（Smart Power Integrated Circuit，SPIC）中的关键器件。与VDMOS（Vertical Double-diffused MOSFET）相比，它具有低成本、工艺简单、与超大规模集成电路（Very Large Scale Integration，VLSI）兼容性好等优势。为了提高LDMOS的性能以及与低压CMOS工艺的兼容性，设计具有高击穿电压和低导通电阻的器件结构是当前LDMOS研究的热点。由于SOI（Silicon On Insulator）技术具有漏电流小、隔离性能好、集成度高、抗辐射等优点被广泛应用于先进的高压集成电路。它常与LDMOS相结合构成SOI基的LDMOS，然而与体硅技术相比，SOI LDMOS的衬底不参与耐压，而顶层硅与埋氧层的厚度又受限于自热效应，这导致器件的纵向耐压很低，限制了其在功率集成电路中的应用。本文在解决击穿电压和导通电阻之间矛盾的基础上，设计和研究了以下三种高压LDMOS的新结构：　　（1）一种具有顶层电流路径的新型SOI LDMOS结构。此结构由上下反向堆叠在一起的两部分构成，上半部分提供额外的电流路径以增大输出电流，下半部分引入等间距电荷岛以提高击穿电压。仿真优化的结果表明，相比于常规SOI LDMOS结构，耐压从210V提高到600V，提高幅度达到185%；与常规电荷岛SOI LDMOS结构相比，导通电阻从35.3Ω·mm2降低到26.4Ω·mm2，下降了约25%。　　（2）一种具有均匀等间距电荷岛和背面蚀刻技术的新型堆叠LDMOS结构。此结构由上下反向堆叠在一起的两个LDMOS构成，上方的LDMOS引入等间距电荷岛，下方的LDMOS采用背面刻蚀技术。该结构在上层SOI器件介质层上界面注入形成一系列等间距的高浓度 N+ 区。基于介质场增强原理以及电荷之间的相互作用，使得器件的耐压提高。仿真优化的结果表明，相比于单管的常规LDMOS结构，耐压从210V提高到了630V，提高幅度达到200%，导通电阻相对于传统的电荷岛结构由48.2Ω·mm2减小到31.7Ω·mm2，减小幅度34.2%。　　（3）一种具有衬底二阶场板和变K埋氧层的新型SOI LDMOS结构。该结构在埋氧层引入衬底二阶场板和变K介质，其中衬底二阶场板调制漂移区电场分布，提高器件的横向耐压；变K介质不仅能改善横向电场，而且漏极下方的低K介质能提高器件的纵向耐压。仿真结果表明，相比于常规SOI LDMOS结构，耐压从118V提高到了221V，提高幅度达到87.3%；导通电阻从7.15mΩ·cm2降低到3.81mΩ·cm2，下降了约46.7%。