冯·诺依曼结构的计算机在计算人工智能领域等大型问题时会遇到时钟频率和能耗等巨大瓶颈,而类脑计算作为模拟人脑计算行为的计算方式可以打破冯·诺伊曼瓶颈。类脑计算的硬件实现称为神经形态系统,神经形态系统由神经突触电路和神经元电路组成,而忆阻器的电阻可变性与非易失性,与神经形态系统中的神经突触电路功能完美契合。但是,忆阻器实现类脑计算还存在着以下几个问题:现有的忆阻器模型在大规模阵列SPICE仿真时仿真结果无法收敛,目前的神经元电路和神经突触电路无法实现类脑计算中联想记忆功能。本文根据上述忆阻器在类脑计算的应用中存在的几点问题,首先着重讨论了现有忆阻器模型以及神经形态电路的研究现状,通过同伦解析方法将忆阻器传统SPICE模型中的非线性部分转化为线性部分,建立了忆阻器的SPICE解析模型。根据建立的解析性忆阻器SPICE模型,在2×2的忆阻器阵列中添加了由CMOS组成的周边电路,设计了具有学习、计算、遗忘三种工作模式的神经突触电路,并设计了由传统CMOS电路构成的脉冲宽度可调、具有较大电流驱动能力、且适合多种学习规则的神经元电路。最终根据Hebb学习规则,通过连接三个神经元电路和两个神经突触电路构建了联想记忆电路,复现了巴甫洛夫联想记忆实验,来验证电路的联想记忆功能。本文通过同伦解析方法在忆阻器阵列级仿真中保证了仿真结果收敛。设计的神经突触电路在不同的神经元脉冲的刺激下能够实现具有学习、计算、遗忘三种工作模式。神经元电路可以通过改变电路中的电阻和电容值,产生不同波形的输出脉冲,来适应不同的学习规则,如:Hebb学习规则、STDP学习规则。在联想记忆电路中,通过添加了可重复单稳态触发器,将脉冲学习率从50%左右提升到了接近100%,并在100ms以内实现了巴甫洛夫联想记忆实验,相比他人的实验学习效率更高,但同时也带来了遗忘速率过快的缺点。