随着信息技术的飞速发展，系统级芯片SOC成为集成电路发展的主流。基于IP核复用技术的设计重用方法能大大提高SOC开发效率，降低设计成本，从而逐渐成为一种主流设计方法。开发具有自主知识产权的IP核不仅具有广泛的应用前景而且对提高我国集成电路设计水平具有重要意义。 本文在对Intel MCS—8051 MCU指令集进行深入分析的基础上，按照自顶向下的数字ASIC系统高层次设计流程，对MCU IP核进行顶层功能和结构的定义与划分，并逐步细化了各个层次的模块设计，建立了具有特色的MCUIP软核模型。 本文完成了MCU IP核数据通路和控制通路各个层次模块的设计规划，使用硬件描述语言VHDL，实现了MCU IP核各模块的设计；借助EDA工具ISE集成开发环境完成了IP核各模块的编程、调试和面向FPGA的布局布线；逻辑综合在Synplify综合工具中完成；使用ModleSim仿真工具对其进行了较完整的功能仿真和时序仿真；总结了VHDL语言在IP核设计中的描述风格和设计技巧；给出了MCU IP核扩展应用示例。 设计完成的MCU IP核在最高时钟频率和指令执行效率指标上均优于传统典型微控制器MCS—8051内核2倍以上。该软核以可综合的VHDL语言描述代码形式和EDIF标准网表文件两种形式存在，可与任何综合库、工艺库以及FPGA结合开发出用户需要的固核和硬核。由VHDL语言写成MCU IP软核，可读性好，易于扩展使用，易于升级，适用于基于IP核复用技术的SOC设计。