现场可编程门阵列(FPGA)以集成度高、可编程等优势在航空航天领域中得到越来越广泛的应用。常用的反熔丝型FPGA性能落后,编程过程不可逆,开发成本高、周期长,逐渐被具有高逻辑密度、低成本、可动态重构等优势的静态随机存储器(SRAM)型FPGA所代替。但SRAM型FPGA是易失性存储,在空间辐射环境下容易受单粒子效应尤其是单粒子翻转(Single Event Upset,SEU)的影响。SRAM型FPGA配置信息存储单元中的单粒子翻转有可能改变所设计电路的结构,导致系统失效。为提高SRAM型FPGA在空间辐射环境应用的可能性,如何准确地评估FPGA上的电路对SEU的敏感程度以及分析SEU对电路造成的影响就成了一个重要问题。围绕这个问题,本文根据SRAM型FPGA的基本结构特点和SEU对FPGA的影响,采用部分重构配置的方法模拟实现SEU故障注入,搭建了基于Virtex系列FPGA的验证平台。该平台由主控单元、故障注入测试单元和参考单元三部分构成。主控单元是整个平台的控制中心,负责实现从属FPGA的配置、故障注入、结果收集等逻辑功能。故障注入测试单元负责FPGA电路设计的SEU故障注入测试。参考单元负责FPGA电路设计的参考运行,为故障注入测试单元提供正确的参考结果输出。该平台采用“顺序遍历”方式可以对SRAM型FPGA的电路设计进行快速低成本的SEU仿真测试,评估该电路设计对SEU的敏感程度,以便进一步用于验证通信与计算算法实现所采用的容错方法的可行性。本平台系统的搭建包括平台硬件系统和软件功能的设计实现。通过使用本文设计的平台对FPGA设计实现的低密度奇偶校验(LDPC)码译码器变量节点运算单元进行故障注入测试,得到被测试电路的SEU敏感位,验证本文实现的验证平台的有效性。