论文部分内容阅读
高速高性能模数转换器(Analog-to-Digital Converter ADC)在许多接口应用中是一个很重要的模块。高速高性能模数转换器可以用多种不同的结构如:折叠式、折叠内插式、子区间式和流水线式结构来实现。在现有的所有结构中,流水线结构在数字通信系统、数据采样系统以及视频系统,特别是在对功耗要求严格的便携式系统应用中被证明是最有效的ADC结构。本文采用0.18μm CMOS工艺,设计实现了一款低电压、低功耗、12位100Msps的流水线式模数转换器。主要研究内容包括以下几个方面:1.分析比较了各种高性能模数转换的结构及性能特点,确定流水线结构为本文高速高性能模数转换器所采用的结构。2.采用Matlab的Simulink建立流水线ADC的系统级模型。在ADC的系统级模型中深入研究电路实现过程中的非理想因素对ADC性能的影响,分析流水线中的每一级的分辨率对整个模数转换器的性能的影响,并对电路的复杂度、级间分辨率进行折衷,确定ADC的级间增益、每一级放大器的直流增益、单位增益带宽等参数。3.对高速高性能Pipeline ADC中最关键的模块第一级采样保持模块、3.5Bit MDAC(Multiplying DAC)模块以及1.5Bit MDAC模块进行深入研究。在第一级采样保持模块设计中,设计了栅压自举的采样开关提高线性度与输入带宽,精心设计了增益提升Folded-Cascode运算放大器,以满足要求的设计精度;采用电容翻转结构的余量增益电路来提高速度。根据系统级模型确定各个模块设计指标的要求,并对流水线ADC的所有模块进行电路设计、电路模拟,并最终实现模块的版图。4.在0.18μm数字CMOS工艺下实现了一款分辨率为12 bits、采样速率为100Msps的高速高性能模数转换器。该ADC的面积为3538μm×1699μm,共模输入输出电压为0.8V,差分输入和输出摆幅大于1V,在1.8V的电源电压下功耗为823mW。