现代电子系统已经发展到复杂的片上系统(SOC)阶段，而数字处理技术的成熟使得模／数(A／D)转换器成为系统性能提高的瓶颈。为了满足高分辨率成像和无线通信领域等便携式应用对高速、高分辨率A／D转换器的低功耗要求，本论文对一种转换速率为30Msample／s(MSPS)、分辨率为14位的流水线型A／D转换器的子电路进行低功耗设计和仿真。 本论文首先分析比较各种A／D转换结构的性能特点，选择采用在高速、高分辨率和低功耗等性能指标之间达到良好折衷的流水线结构来进行设计。接着分析流水线电路的工作原理和特点，选择采用1.5位的最优的每级分辨率。然后详细分析了影响ADC性能指标的多种非理想因素，并指出消除或减少这些非理想因素影响的各种技术，其中详细介绍了两种误差消除技术：下极板采样技术和数字校正技术。最后，在理论分析的基础上采用0.6μm的CMOS工艺与器件模型来设计该流水线A／D转换器的具体电路，并采用全定制版图设计方法完成了主要电路模块的版图设计。 仿真结果表明，设计完成的子电路性能基本符合设计要求。本论文的创新之处在于：1、采用自顶向下的设计方法设计流水线A／D电路，完成了各个子电路模块的设计仿真；2、采用了一种使用增益提高技术的套筒式共源共栅运算放大器，在提高增益和带宽的同时降低了功耗，运放主体部分的功耗仅为2.6mW；3、子ADC中关键部分比较器的设计采用了一种对工艺变化和器件不匹配具有鲁棒性的动态比较器，功耗仅为155μW，极大地降低了系统的功耗。