随着国内通信事业的快速发展,运算放大器（简称运放）被广泛用于各类无线电接收机的高频或中频前置放大级和高灵敏度电子设备中。在放大微弱信号场合,运放自身噪声对有用信号的干扰可能会很严重,因而设计了一款低噪声系数、高功率增益、工作稳定性好、带宽足够和动态范围较大的运放电路。CMOS运放是模拟集成电路中最重要的单元电路。然而MOS场效应晶体管（MOSFET）会给电路带来噪声,特别是随着MOSFET尺寸的减小和信号幅度的降低,电路的低频噪声特性变得越来越重要。因此,论文设计一款用于接收机最前端的低噪声高增益运放。首先,从分析运放电路中主要的噪声来源入手,然后结合基本噪声理论对电路中相应的元件参数进行设计,并且在运放的各项指标要求下再对某些元件的参数进行调整。运放输入级采用PMOS差分输入的增益增强型直接套筒式结构,以提高增益和抑制噪声,输出级也采用差分输入形式以进一步抑制噪声,同时采用AB类推挽输出形式以提高效率,防止交越失真。为了保证稳定的差分运放输出的共模电压,采用双差分对构成的共模反馈结构。文中详细分析推导电路所存在的零点和极点,采用MOS管线性电阻代替可调电阻,与电容串联构成密勒补偿电路。通过对整体电路的噪声性能分析,优化了电路的噪声特性。基于台积电（TSMC）0.18μm CMOS工艺参数,对整个运放电路进行了设计。并通过PSPICE软件工具进行了仿真。结果表明:当电源电压为3V时,当接有5 pF负载电容和20 kΩ负载电阻时,所设计的CMOS运放的静态功耗只有34mW,时延为1.5μs,运放电路的实测交流开环电压增益为134 dB,开环相位裕度为68°,单位增益带宽为203 MHz,在200 kHz处的输入电压噪声密度仅为3.51nV/Hz^1/2,各项性能指标已达到低输入噪声的设计要求。