随着5G时代来临,作为5G运营中间环节中必不可少的一环,底层硬件的运算性能是信息处理中的核心。一方面,由于冯氏瓶颈以及摩尔定律的特点,运算部分与存储部分的交互壁垒会导致计算机处理速度减慢、耗能增加,以及在执行一些实时数据(图像、视频和音频等信息)时,会消耗较长的时间和增加设备的运行成本。另一方面,基于生物脑神经网络在处理信息时表现出的高效、并行、快速的特点,不仅在设计方面,启发着人们对未来计算平台的构想,而且在神经网络的软硬件方面,更是能促进其不断地更迭和改进。因此研究一种可节省资源和提升工作效率的新型类脑芯片具有巨大的实际意义。结合生物突触学习法则、神经网络以及忆阻器的工作特点,本文开展了如下工作:以惠普忆阻动态模型作为前向神经网络仿真电路的设计基础,采用MATLAB仿真验证了忆阻器的多态特点,并基于忆阻器模型提出了两种新型前向神经网络电路仿真模型。(1)针对现有忆阻器权重数量有限,以及器件稳定性差的特点,采用了精度为256 bit的惠普忆阻模型构建存储权重的双忆阻稳定结构,结合低功耗轨到轨运放技术以及寄存器技术,设计了模值与极性分离的绝对值电路和以忆阻器为核心可进行正负浮点数运算的权值网络矩阵电路。通过Verilog-A语言编写激活单元进行权值网络矩阵电路连接,实现了多层前向忆阻神经网络。该电路采用并行处理模拟信号的输入方式,控制简单,无需中间数据缓存。实验结果表明,该方法有效提升了以忆阻器为核心的人工神经网络的稳定性和运行效率。(2)针对忆阻阵列构建神经网络时出现的漏电流现象以及传统器件搭建神经网络硬件时耗费大量硬件资源的特点,采用理想忆阻器和高性能MOS管模型构建1T1M(1 Transistor 1Memristor)的权重结构单元,结合低功耗运放和寄存器技术,设计了一种仿生型前向神经网络运算电路。该神经网络电路层与层之间可以传递正负浮点数信号,实现权值加和、偏置信号设置、分类以及信号激活等功能。仿真实验同上位机对比的结果表明,该模型通过高速信号处理能力提升了前向人工神经网络的运行性能。此外,在实现相同神经网络结构的情况下,不仅一定程度上避免了漏电流现象,还节省了硬件资源。