随着纳米工艺的不断推进,晶体管尺寸的不断缩小带来了集成电路性能和功耗的巨大改善。而集成电路特征尺寸的不断减小和片上芯片集成度的不断提高推动着集成电路的设计方法学从以器件为中心的第一代设计方法学到以互连线为中心的第二代设计方法学,直至目前的以可制造性和成品率驱动为中心的第三代设计方法学的变化。晶体管尺寸的不断减小,由随机工艺偏差引起的电路稳定间题也日益突出。如何快速准确的预测成品率,成为集成电路的计算机辅助设计正面临新的严峻挑战。当前,静态随机存储器已经成为片上系统的主要组成部分。为了保证片上芯片的集成度,静态随机存储器单元往往采用最先进工艺,其受工艺偏差的影响是最突出的。由于静态随机存储器由大量重复结构的单元电路构成,为了保证成品率,单个单元电路的失效率要求非常低,属于极低概率事件,如何精确地仿真静态存储单元的失效概率,是预测成品率的关键。随着存储器容量的爆发式增长,对单个单元的失效率要求越来越严格,传统的采样算法已经无法适用。本文针对由随机工艺偏差导致的静态随机存储单元的极低概率仿真问题,对受工艺偏差影响较大的电路参数进行建模,结合机器学习和极值理论的相关算法,提出了基于自适应增强的拟重要性采样算法。针对SRAM存储单元失效概率估计的问题,主要有两类方法：确定性算法和统计分析方法。本文着重研究后者,对统计分析方法的发展做出了详细的介绍和分析,并在此基础上提出了本文的算法。本文提出的算法从两方面着手：通过AdaBoost分类器对样本点进行筛选,减少对无效采样点的电路仿真；型用最尘交叉熵方法改进传统的重要性采样算法,大大加快了采样算法的收敛性。该方法与现有方法相比,在保证精度的情况下,速度有极大的提升。