随着社会信息化的快速发展,人们对DSP性能的要求越来越高,多内核结构成为其发展的主要趋势。外部总线接口单元（EBIU）作为多核DSP中内核处理器与外部设备之间连接的桥梁,在DSP设计上占据着举足轻重的地位。目前绝大多数国内厂商采用传统EBIU设计,而传统EBIU采用分布式仲裁的方式来实现内核处理器对外部总线资源的共享,存在着多核DSP扩展性较差、仲裁功耗较大等问题。因此需要设计一种扩展性较强并且仲裁功耗较低的外部总线接口,以满足多核DSP灵活扩展内核数量的应用需求。本文首先针对传统多核DSP仲裁功耗较大的问题,通过对比分析分布式仲裁和集中式仲裁的方案,提出了一种外接独立请求式仲裁器的架构,精简了多核DSP中每个内核的仲裁信号,并将其引入到单独模块中进行仲裁运算,有效降低了仲裁功耗,减少了硬件开销。其次,针对多核DSP扩展性较差的问题,本文优化了轮询仲裁方法,提出了一种可扩展轮询仲裁机制。该机制使内核处理器仅需提供请求信号便可参与外部总线资源的共享,提升了多核DSP的扩展性。最后,本文综合分析了EBIU的接口信号及其特征,设计了SDRAM控制器、寄存器配置模块、数据缓存器等功能模块,并基于AXI总线协议设计了一种适用于多核DSP的可扩展外部总线接口。本文基于Verilog HDL进行硬件实现并采用UVM搭建了验证平台,完成了EBIU各个模块的功能仿真,使功能覆盖率达到100%。然后基于Quartus平台进行FPGA验证,最后基于TSMC90nm CMOS工艺进行DC综合和ICC布局布线,得到整体版图。相较于传统EBIU,本设计使多核DSP可以灵活的增加内核,并且将其可容纳内核的最大数量提升到16个,从而使多核DSP具有较强的扩展性。通过综合仿真测试,本设计将仲裁系统的动态功耗降低至201μW,并且在满足轮询仲裁规律下具有更高的仲裁效率。