忆阻器是继电阻、电容、电感之后的第四种基本电路元件，表征的是电荷与磁通之间的关系。近年来，研究人员已经建立了多种整数阶忆阻器的Verilog-A模型，并研究了整数阶忆阻器模型在电路中的相关应用。但关于分数阶忆阻器的Verilog-A模型及其应用的研究还比较少。
　　本文在深入研究了分数阶忆阻器数学模型的基础上，提出了一种分数阶忆阻器的Verilog-A模型并对其相关特性进行了分析，通过仿真实验验证了该模型的正确性，总结了分数阶阶次和窗函数控制参数对忆阻器电气特性的影响规律，并将此模型应用于脉冲宽度调制(PWM)电路中，通过改变分数阶阶次来调整PWM电路的占空比。
　　在此基础上，本文还设计了一种基于分数阶忆阻器的神经突触电路，从电路仿真和理论计算两个方面，验证了该神经突触电路的正确性，并总结了分数阶阶次对神经突触电路突触权值的影响规律。实验结果表明，该神经突触电路可以通过改变分数阶阶次来改变神经突触电路的突触权值。同时，本文基于所提出的神经突触电路，给出了基于分数阶忆阻器的神经网络硬件实现方案，并搭建了一个三层神经网络电路用于模式分类应用中，这对分数阶忆阻器在神经网络硬件实现中的应用具有一定的指导意义。