可重构阵列系统既具有ASIC的高性能、高速度,又具有微处理器的高度通用性和强大的可编程功能,从而恰好弥补了两者各自的缺陷。但是,制约可重构计算广泛应用的一个重要因素是通用处理器和可重构阵列之间的配置传输时间,数据传输时间仍然太长,造成整个可重构系统性能下降,如何通过任务调度提高性能已经成为可重构系统的重要研究课题。本文首先提出了一种面向具有多个独立可重构运算阵列的可重构系统的动态表调度算法进行任务调度,该表调度算法采用了能够利用任务之间并行性的节点优先级算法:利用某个可重构运算阵列的计算时间覆盖其他可重构运算阵列的配置传输时间和数据传输时间。为了验证可重构系统在该任务调度算法下性能上的提高,本文搭建了完整具有通用处理器,存储器,总线和可重构运算阵列的可重构系统,并且基于原有研究开发了改进版的编译器。使用编译器对C程序进行编译,然后在SOCdesigner平台上与本文所搭建的可重构阵列系统进行了软硬件协同仿真,对于IDCT,FFT,4?4矩阵乘法,由于计算时间覆盖了部分配置传输时间和数据传输时间,所以新可重构阵列相比原来的可重构阵列有平均约10%的速度提升。本文还对可重构阵列的可重构运算阵列部分进行了RTL级建模和综合,该可重构运算阵列部分在SMIC 180nm的工艺条件下的前端综合结果表明其工作频率可达100MHZ。