在现代电子系统中，FIR(有限长单位冲激响应)数字滤波器以其良好的线性特性被广泛使用，属于数字信号处理的基本模块之一。在工程实践中，往往要求对信号处理要有实时性和灵活性，而已有的一些软件和硬件实现方式则难以同时达到这两方面的要求。随着可编程逻辑器件和EDA(电子设计自动化)技术的发展,使用FPGA来实现FIR滤波器，既具有实时性，又兼顾了一定的灵活性。 本论文对基于FPGA(现场可编程门阵列)的肌电信号FIR数字滤波器进行了设计和实现。所做的主要工作如下： 首先，以FIR滤波器的基本理论为依据，研究适合肌电信号的数字滤波器的设计方法。在阐述算法原理的基础上，利用分布式算法完成此滤波器系统的设计。 其次，采用了层次化、模块化的设计思想、串并行相结合的设计结构及VHDL(超高速集成电路硬件描述语言)编程和原理图混合的设计方法完成FIR数字滤波器的系统设计。 再次，用ModelsimSE6.1b软件对此FIR数字滤波器系统进行了仿真，经验证仿真结果完全正确。 最后，以两组不同姿势的肌电信号作为输入，对滤波后输出数据进行分析，结果表明所设计的FIR数字滤波器实现了设计要求。