在半导体工艺尺寸不断减小的情况下,栅介质层厚度不断减薄,一方面满足保持控制沟道电流的能力,一方面控制短沟道效应。栅氧化层已经是大规模集成电路关键技术之一。检验栅氧化层质量有许多种方法,目前最通用的是加速寿命试验,通过实测击穿电量,击穿时间等大量数据的统计分布来表征氧化膜的质量,并可通过它来预测栅氧化层的寿命(通常采用在大于7MV／cm的高电场和100。左右的高温环境下进行)。然而随着VLSI中的器件和布线的尺寸不断变小,集成规模和芯片复杂度不断提高,在SoC芯片中这种可靠性实验变得非常的耗时而且不精确。为此本文研究检验VLSI中栅氧化层质量的新方法,即基于寿命消耗监控(Life Consumption Monitor简称LCM)方法论,研究栅氧击穿监测单元电路,根据该设计方法设计一种能与任何器件一体化并伴随器件老化,而且在栅氧退化达到指定的限制的时候发出栅氧寿命耗尽信号的栅氧击穿监测电路.这种电路可以用来预测器件寿命耗尽,并提醒用户替换将要发生栅氧失效的器件。本文首先介绍栅氧击穿,栅氧击穿发生的机理,描述栅氧击穿相关的物理模型以及栅氧击穿的寿命分布。接着对栅氧击穿监测单元电路的设计方法进行研究,根据栅氧失效模型以及栅氧击穿监测单元和宿主电路的可靠性关系,首次推导出设计需要的方程组,并根据该方程组设计了针对栅氧击穿而预先设计并预先校准的监测单元的设计流程。因为在0.25μm和0.18μm工艺下,栅氧厚度有着显著差别,导致设计流程中需要采用不同的栅氧失效模型,本文根据栅氧击穿单元电路设计流程分别进行了相应栅氧击穿单元电路的设计,一方面采用cadence软件对设计的栅氧击穿单元电路进行部分功能的仿真验证,并对结果分析。另一方面画出相应栅氧击穿单元电路版图,设计加速寿命实验对电路的另一部分功能进行验证。