芯片的发展,从最原始的单一性能的单片ASIC,发展成为携带中处理器、存储器、IP模块和总线的So C(System on Chip)系统,再到多核多层级总线的复杂系统。虽然性能得到提升,但庞大的设计规模和复杂的体系架构使得So C系统级软硬件架构设计开发面临巨大挑战。单单依赖传统的RTL仿真是没法跟上发展步伐的。因此,基于电子系统级的评估系统,通过高层次建模,来快速评估So C系统的性能的研究悄然兴起。系统级评估系统对于片上系统架构设计的初期而言,具有非常大的指导意义和实际参考价值。本文提出了一种面向So C性能评估平台的构建方法,主要工作如下:本文以高灵活性、高通用性的SoC处理器性能建模技术为设计的出发点,结合动态仿真和静态分析技术,根据软件任务划分方式和软硬件映射关系,评估应用程序在So C对应处理器上的计算负载。解决由于So C处理器架构多样化造成的So C软硬件系统性能评估技术通用性差问题。设计过程中,首先建立处理器行为模型;其次,研究处理器功耗概率分布模型,建立指令与功耗之间的映射关系;然后,构建软件代码与指令系统的映射机制,并利用原始仿真技术评估目标指令执行覆盖率;最后结合应用程序指令分布、指令执行周期权重综合评估处理器计算周期、存储器数据访问量等。本文以高效、灵活的SoC多级存储器架构建模技术为设计基础,着重于缓存建模架构、索引机制和状态更新策略的研究。以期解决So C存储模型结构种类多、仿真速度慢、配置性差造成的评估效率低、通用性差的问题。在架构特性方面,针对So C高速缓存架构灵活、结构多样和同步复杂的特点,本文采用层次化高速缓存架构模型。在索引机制方面,建立程序指令、数据块状态和缓存块状态模型分别记录程序指令块在各级高速缓存中的映射状态和高速缓存状块中标签、替换策略及同步位等信息,从而实现恒定时间的命中检测机制。采用基于System C的TLM建模方法对外设和总线进行建模,并借助OVP的快速建模环境,构建一款完整So C系统,并编写对应测试软件系统程序加以验证,最后得出So C系统的架构性能情况,主要包括处理器的计算能力、高速缓存模型的命中率以及外设的通信速率和准确率等指标。对于So C系统的架构设计初期具有一定的指导意义和价值。