超宽带(UWB)无线通信技术以其高数据速率、低发射功率、频谱共享等优点正受到越来越多的关注和重视，成为了组建无线个域网的热门技术。在UWB技术的实现方案里，正交频分复用(OFDM)技术凭借其对频率选择性衰落的良好抵抗特性，使UWB-OFDM系统能支持很高的数据速率，成为了高速UWB的主流实现方案之一。 本论文研究了ECMA368标准定义的UWB-OFDM系统，进行了接收端译码的设计，并进行了系统的定点仿真，然后进行了发送端部分模块的FPGA设计。本文一共分六章，前两章是相关知识和背景介绍，第三章是译码设计，第四章是定点化设计，第五章是发送端部分模块的FPGA设计，第六章是小结和展望。 译码的研究是本文工作的重点之一。接收端的译码主要有Reed-Solomon(RS)译码和卷积码的Viterbi译码。UWB-OFDM系统中使用RS码增强头信息的可靠性。本文针对系统使用的RS编码校验元较少的特点，采用直接求解方程组的方法进行译码，避免了通常使用的BM迭代算法。卷积码则用来对所有的数据进行编码以增强数据传输的抗干扰能力。本文采用Viterbi译码算法进行卷积码的译码。为了适应UWB的高传输速率，系统采用了基4的碟形运算单元和免回溯的寄存器交换方法来提高译码的吞吐量。系统使用凿孔(Puncturing)来实现多种码率的卷积码编码，对此本文进行了译码深度的研究，得到不同码率情况下合适的译码深度。 本文的另一重点工作是对系统性能的定点仿真。在现场可编程门阵列(FPGA)中一般采用定点的方式保存数据，因而进行FPGA实现系统之前要将浮点系统进行定点化仿真，确保定点化后系统的性能较浮点系统的性能没有明显的差别。本文介绍了FFT模块的定点化和Viterbi译码模块的定点化。FFT定点化工作是确定输入数据、旋转因子和各级碟形运算结果的位宽。Viterbi模块的定点化工作是确定输入数据的位宽和路径度量存储值的位宽，以及采取措施防止路径度量值的溢出。 本文的又一工作重点是进行UWB发送端的FPGA设计。在进行FPGA设计时参考了前面的定点仿真结果。采用的硬件描述语言为Verilog HDL，设计的模块主要有CRC编码器、RS编码器、卷积码编码器、IFFT模块等。其中RS编码中采用了优化了的乘法器，使性能得到较大提高，同时占用的资源有所减少。 本论文对UWB-OFDM系统进行了译码、定点化、发送端FPGA设计等方面的工作，为整个UWB-OFDM系统的FPGA实现打下了一定的基础。