论文部分内容阅读
无线网络技术的出现在很大程度上扩展了网络空间,随着技术的不断进步,高速/超高速的无线网络技术层出不穷,目前已经发布了多种无线数据通信标准,仅美国电子电气工程协会(IEEE)就有IEEE802.11、IEEE802.11b、IEEE802.11a和IEEE802.11g四种规范,另外还存在蓝牙、HomeRF等多种标准。由于IEEE802.11a工作在5GHz频段,避开了当前微波、蓝牙以及大量工业设备广泛采用的2.4GHz频段,其抗干扰性能力强和高达54Mbps数据传输带宽使IEEE802.11a成为无线网络的主要规范。在超高速无线通信中,锁相环PLL(Phase Locked Loop)是一个基础性的组成部件,用以产生一个精确的本地时钟信号来进行频率转换。早期的CMOS工艺只能提供电阻电容等少数无源元件,使得PLL的工作频率难以获得较大的突破。随着CMOS工艺的进步,片内无源电感器件的实现已经成为可能,应用无源电感器件能够实现超高速电路,从而大大推进了PLL技术的进步,有可能实现超高速的PLL电路。本文采用0.18μm CMOS工艺,基于片上无源电感和可变电容设计实现了一款5GHz的超高速锁相环。主要研究内容包括以下几个方面:采用ASITIC软件对无源电感进行建模,通过模拟深入研究其品质因数特性;采用ADS软件对多种变容管结构进行建模仿真,通过分析通过分析得到一种线性变化的变容管结构;采用ADS软件对各种负阻振荡器结构进行建模,通过对电路级仿真结果的比较,选取NMOS-PMOS交叉耦合的结构来实现负阻振荡器;针对高频下常规分频电路难以有效实现分频的问题,结合混频器的原理设计了注入锁定式分频器,实现了二分频功能;根据电容充放电原理和施密特触发器延迟功能,设计了锁定检测电路。模拟实验结果表明,本文所设计的超高速锁相环具有高精度、低抖动、低噪声、低功耗等优点,不同条件(TT、SS、FF)下电路均能锁定,都能够精确输出5GHz时钟,输出Jitter_RMS为241.04fs,Jitter_p2p为1.0909ps,平均功耗26mW,面积0.67mm2,符合规范IEEE802.11a的要求。