论文部分内容阅读
模数转换器(nalog to Digital Converters, ADC)作为连接模拟信号和数字信号的桥梁,在现代通信领域、生物医学等方面有着广泛的应用。相对于其他结构ADC,逐次逼近型模数转换器(Successive Approximation Register ADC, SAR ADC)具有功耗低、结构简单的特点,高速、低功耗SARADC 已广泛应用于无线传感网、多媒体移动终端、便携式电池供电仪表等领域,因此SAR ADC有着广阔的应用前景,所以高速、低功耗SAR ADC有很大的应用价值。本课题是基于中高速无线传感网的要求,设计低功耗、中高速的ADC,而SAR ADC具有低功耗、中等的转换速度和精度,是满足中高速无线传感网要求的最佳选择。本文分别从提高ADC转换速度、精度和降低功耗三个方面研究并改进SAR ADC各模块电路。为了提高ADC的采样精度,采用线性度高的栅压自举开关实现采样保持电路；采用非二进制电容阵列构成DAC电路,减小DAC建立延时,提高SAR ADC的转换速度；采用高速动态比较器电路,在满足高速比较的前提下,降低电路静态功耗,实现低功耗ADC; SAR控制逻辑电路采用改进的锁存器,实现控制逻辑链路最短,延时最小,同时采用异步时序减小控制逻辑延时,从而提高ADC的转换速度。本设计采用TSMC0.18μm CMOS工艺实现采样率为50MS/s的中高速、高速低功耗SAR ADC,完成的SARADC电路版图总面积是1.21mm2,电路后仿真结果：采样率为50MS/s时,SAR ADC的有效位数是9.253bit,信号噪声失真比是57.46dB,无杂散动态范围是64.54dB；采样率提高到70MS/s时SAR ADC的有效位数可达9.049bit,信号噪声失真比是56.24dB,无杂散动态范围是67.41dB,电路总功耗6.2mW,仿真结果表明本设计完成的SARADC满足设计指标。经测试,在50MS/s采样率下,ADC的有效位数是6.694bit, ADC整体功能正常。