随着深亚微米半导体技术的进步，集成电路特征尺寸不断缩小，芯片规模不断增大，集成在单颗芯片上的功能日趋复杂，ASIC芯片测试的难度和所需的时间、成本也同时增加。DFT设计与芯片测试是集成电路设计过程中不可缺少的环节，DFT设计在芯片设计中嵌入DFT结构使得芯片内部节点对外部可控制、可观察，从而易于用结构化的方法针对芯片中的故障生成测试向量对芯片进行测试。业界普遍采用的芯片测试方案是在芯片设计阶段完成DFT设计，在流片后使用专用的测试设备(ATE)完成芯片的测试时钟注入、测试激励加载和测试结果捕获与分析。但是ATE设备复杂、使用费用昂贵，尤其对多引脚复杂芯片的测试来说，使用费用与准备周期非一般用户可以承受。　　 本文为解决1053引脚的D5000 Switch ASIC芯片的测试，通过研究，提出了一种集成在芯片内的基于IEEE1149.1标准的多模式DFT控制器设计方案。该方案可在普通实验室环境下，仅使用JTAG接口完成芯片DFT测试时的模式切换、时钟注入、测试向量加载、捕获，在不依赖于ATE的前提下实现对多引脚复杂ASIC芯片的多模式DFT测试控制，具有良好的兼容性与设计的可扩展性。本文成功地将此设计方案用于D5000 Switch ASIC芯片中，所实现的多模式DFT控制器可支持扫描/压缩扫描(Scan/Compressed Scan)模式、分布式At-speed MBIST模式、边界扫描模式下的DFT测试控制和测试过程中的时钟切换，本文还对DFT控制器的设计流程与芯片集成验证流程进行了总结和介绍，对实现结果进行了分析。D5000 Switch ASIC芯片的样片测试结果证明了多模式DFT控制器的可用性和正确性。根据D5000交换芯片设计结果，对已有的多模式DFT控制器设计进行了优化与改进，增加了对高速测试时钟、并行测试接口与At-speed扫描链测试模式的支持，进一步提高了该设计的仿真和测试速度，扩大了可测试故障的类型范围，使之可以更好的满足更加复杂的ASIC和SoC芯片DFT测试需求。