论文部分内容阅读
随着集成电路工艺技术不断发展并进入纳米时代,电压信号的完整性问题给静态时序分析(STA)带来了严重挑战。传统的基于门单元时延表查找的STA仅能处理理想斜坡输入电压和简单容性负载,而不能处理非线性输入电压和复杂互连负载。能够妥善处理非线性电压的门单元电流源模型逐渐取代传统的门单元时延模型,在工业界的时序分析工具中得到广泛应用。同时,多输入信号跳变现象使时序分析更为困难,如果简单地将其当作单输入跳变情况处理将引入显著误差。同时,日趋复杂的制造工艺在集成电路中引入了明显的工艺偏差,器件和互连线的物理和电学参数、电源电压的波动使得芯片最长路径的时延不再是某个确定值,而呈现一定的概率分布。考虑工艺偏差的统计静态时序分析(SSTA)逐渐替代传统的STA,成为纳米特征尺寸下芯片成品率和频率分布的分析工具。尽管将电路时延表示为随机变量的传统的SSTA方法已相当成熟,但仍难以处理电压信号完整性问题和多输入跳变问题。为解决上述问题,本文首先设计实验电路验证了门单元输入端和内部节点间的寄生耦合电容,并从器件结构上分析了该寄生效应的来源。通过在已有多输入跳变电流源模型中引入门单元输入端和内部节点间的密勒电容改进了模型精度,从而提高了波形仿真精度。同时将二输入门单元模型扩展到多输入门单元的情况,完整建立了改进的门单元多输入跳变电流源模型。同时,提出了基于改进的门单元多输入跳变电流源模型和采点策略的快速门级SSTA方法,有效处理了信号完整性和多输入跳变问题。为了提升SSTA分析的效率,利用数据重用增量分析算法提高了偏差工艺点上的波形仿真效率。数值实验结果表明：与已有模型相比,改进的门单元多输入跳变电流源模型能够显著提高门单元时延和输出波形的仿真精度,多种门单元上所得最大时延误差仅在6%左右；门级SSTA方法获得了和SPICE可比的仿真精度,输出信号的50%电源电压到达时间的平均相对误差在0.6%以内,标准差的平均相对误差在4%以内,所测仿真时间表明数据重用前后门级SSTA的速度平均提高了7倍以上。