本课题依据国家科技重大专项“02专项-极大规模集成电路制造技术及成套工艺”的子课题-“SOI工艺平台下器件的表征与分析”的要求完成整个项目,以SOI 600V LDNMOS作为论文的研究对象。随着电路设计者在集成电路设计过程中对600V及600V以上高压器件的需求越来越多,现有的器件设计技术并不能够满足这一需求。600V以上SOI LDMOS作为现在功率集成电路的核心器件,在半导体领域受到了极大的关注。相对于体硅高压器件,目前600V以上能够实用化的SOI高压器件在国内并不多见。本文设计了新的SOI 600V LDNMOS器件,整个器件结构呈圆形(环栅包漏结构),采用线性渐变掺杂技术在漏端获得离子浓度线性变化的低掺杂横向漂移区,再辅以槽氧层隔离技术,以达到提高器件击穿电压的目的。通过SILVACO TCAD工具对横向漂移区离子的掺杂浓度、电场分布、漂移区长度和厚度等不同参数对高压器件击穿电压的影响以及P型阱区离子浓度对阈值电压的影响等进行了模拟优化,以确定整个工艺制备流程的关键参数。利用ATHENA工具,对高压器件的主要工艺步骤进行了仿真,使用ATLAS工具对得到的器件结构进行电学特性仿真,并分析其转移特性曲线、输出特性曲线和击穿电压曲线。通过器件的仿真结果,充分论证了器件结构设计的合理性,并提供进一步优化器件结构和工艺步骤的目标方向。在遵循0.5μm SOI高压器件Design Rule的情况下,分别设计出不同沟道宽度(30μm、60μm、80μm、120μm、150μm)的SOI 600V LDNMOS器件版图结构,选取上海新傲公司(3μm埋氧层与1.5μm顶层硅)的SOI晶圆片进行了流片实验。通过On-wafer测试,分析每个器件的开启特性、输出特性以及击穿特性,得出器件的跨导值Gm和特征导通电阻值Ron。将实际流片测试数据同TCAD仿真数据进行了对比验证,分析高压器件的关键特征参数,五种不同沟道宽度的器件击穿电压均超过了600V,而且其特征导通电阻值均处于18Ω·mm2左右,既达到了提升高压器件Ω耐压的目的,同时降低其特征导通电阻值到合理范围内。本次试验所设计的SOI 600V LDNMOS器件不仅具有传统薄膜SOI高压器件的优势,同时其结构新颖,耐压程度高,版图面积缩小,减少了寄生效应,电学特性良好,为电路设计提供了一种可靠性较高的新型高压器件。