毫米波通信因为其较高的通信速率而成为移动通信新的研究方向,被应用在5G移动通信系统中,用于实现更高的传输速率。随着5G移动通信系统的研究和发展,高速数据传输和超低端到端传输延迟对信道编码技术提出了更高的要求。在现代通信系统中,Turbo码是一种常用的信道编码方式,通过使用基于两个分量译码器的软信息交换的迭代译码算法,它具有强大的纠错能力,有助于以接近无线信道容量的传输吞吐量进行可靠的通信。但是,受限于turbo码的迭代译码算法的复杂性,使用串行处理的log-map译码算法时译码速率有限,译码时延较大。因此,改进turbo译码算法,通过并行译码,增加turbo译码的处理速率,降低译码时延,有助于实现高速率信道编译码,从而达到更高的通信速率。本文研究了使用信道编码器和多个turbo译码器实现高速率信道编码和并行译码。并且介绍了完全并行的turbo码译码算法,能够并行处理译码信息帧里的所有比特,每次迭代译码只需要两个时钟周期,完成整个译码过程只需要数十个时钟周期,从而能够显著提高turbo译码的吞吐量,减小译码延迟。经过MATLAB仿真,证明了当使用36次迭代时完全并行turbo译码算法能够达到和使用6次迭代的log-map算法时近似的纠错译码性能。通过对比,说明了它能够以更高的硬件资源需求为代价,在LTE标准turbo码的各种帧长情况下,实现远高于log-map算法的译码速率。根据完全并行turbo译码算法,本文提出了一种完全并行turbo译码器在FPGA上的实现方案,详细介绍了译码器硬件实现的总体结构和处理过程,算法块处理单元和交织模块的设计。通过定点仿真对于LTE标准中turbo编码的不同帧长进行了译码器性能测试,证明了完全并行turbo译码器能够适用于多种帧长的turbo编码。