随着集成电路的不断发展,集成规模日益增大,但处理器芯片的面积逐渐缩小,同时对大量数据的运算、存储和分析等操作更加频繁,因此对数字处理器的结构和运算效率也有了更高要求。目前,处理器主流的实现方法还是以同步时钟电路设计为主,但是随着集成电路的规模增大,存在问题也逐渐增多,例如时钟歪斜和功耗过大等,而异步电路具有低功耗的天然优势,由此异步电路的设计思想也逐渐成为发展的热点。在本论文中,首先根据异步电路原理和握手机制分析了三种目前比较流行的异步控制器,分别是CElement、GASP和Click,在本文中主要采用基于约束捆绑数据的两相握手协议来设计和实现多类异步乘法算法。然而,研究和分析乘法算法之前还需要深入了解4-2压缩算法、加法算法和Booth算法等工作原理,并且合理改进Booth算法,以此来提高整体运算效率。其次,本论文主要提出了多种定点数乘法器,其中基于改进Booth算法的8位异步乘法器核心思想是先移位,再压缩,最后求和,减少各个模块间的耦合性,其与相同架构体系的同步乘法器相比较,速度提升了12倍有余(45nm,53.4ns)。此外,在基于DSP结构的24位乘法器中,主要针对Xilinx公司自带的DSP48E1库进行分析,利用各个引脚之间关系衔接成完整的结构。最后的64位乘法器中通过采用多重循环结构,在很大程度上减小资源面积的占用率。最后,本论文还设计了基于IEEE-754标准的单精度浮点数乘法器,其中采用了一种新颖的异步for循环结构,其优势在于可以明显提高功能模块的利用率,并能够减轻开发者对于复杂设计的开发负担。最后,经过软件综合、实现和时序仿真之后,浮点数乘法器运算一次的时间可以达到30ns(28nm)。采用异步设计方法实现的多类乘法器算法设计具有非常明显的优势,比如异步设计的低功耗和无时钟歪斜。此外,在算法实现的过程中,异步设计方法具有良好的层次化结构,减少了各模块间的耦合性,有利于控制电路的简化,从而提高算法的整体性能。