随着信息技术领域的迅猛发展,设备传输数据的体量不断增加,数据传输速率的要求也越来越高。带有PCIe（Peripheral Component Interconnect Express）和千兆以太网接口的高速数据传输芯片具有传输速率快、抗干扰能力强和功耗低等特点,具有很好的应用前景。同时,随着集成电路产业的飞速发展,功能复杂度不断提高,采用SoC（System-on-Chip）的设计方法,不仅可以将一个功能复杂的系统集成在单一芯片上,提高复杂度,同时也缩短了整体设计周期,因此使得SoC成为集成电路产业未来发展的方向。基于此背景,本论文研究中以ARM Cortex-M3处理器为核心,以AMBA AHB（Advanced High-performance Bus）总线协议为互联基础,通过IP（Intellectual Property）复用技术和软硬件协同技术,进行整体SoC设计,从而完成对基于PCIe的高速数据传输模块进行多模式控制电路的设计。论文首先介绍了SoC相关的知识,然后将设计的整体架构和软硬件部分共分为三章介绍。硬件上,使用Verilog HDL硬件描述语言完成各个存储模块控制器和UART接口的RTL级代码编写,以及生成AHB总线矩阵实现各个模块与CPU的互联通信,完成整个SoC系统框架的搭建。其中,具有PCIe和千兆以太网接口的高速数据传输模块作为外设连接于总线矩阵,CPU会对其配置空间中的配置寄存器进行读写,从而完成上电初始化、远程唤醒、开关机和传输速率匹配等一系列控制操作。软件上,利用Cortex系列微控制器的软件接口标准（CMSIS）以及GCC编译器进行程序设计,实现系统上电初始化时读取EEPROM中的配置信息写入传输模块配置空间的基本功能,并且支持通过UART进行配置信息更新及系统应用程序更新的功能,使得整个系统具有灵活性和可编程性。同时,系统可以进行多模式启动,使得处理器在响应高速数据传输模块的中断信号时,程序可以选择运行在ROM、FLASH或SRAM中。经过设计以及仿真测试之后,最终完成本论文研究。