传统平面器件按照等比例缩小理论进入纳米尺度后，器件尺度减小带来电场增强，使得平面晶体管的短沟效应和可靠性问题愈加严重，即使采用新材料和新工艺，这些问题的缓解仍十分有限。当器件尺寸持续缩小到20nm以下，器件尺寸接近材料的物理极限，器件变得难以关断，等比例缩小理论显然不能继续指导半导体器件的发展，需要从器件结构入手，根本解决这些问题。于是，多栅器件应运而生。多栅器件充分利用第三维空间，使沟道立体化，既能减小器件尺寸，又能增加栅的有效面积，具有优越的栅控能力和短沟特性，是未来半导体器件发展的新方向。多栅器件的沟道处于微细线条上，因此制备形貌良好的微细线条是多栅器件工艺研究的基础。同时，进入纳米尺度后，微细线条的工艺制备出现新的问题:常用湿法腐蚀条件对材料的腐蚀速率过大，使得纳米线条的制备不可控;微细线条边缘粗糙度(LER)不随尺寸的减小而减小，对器件性能影响逐渐增加;侧墙粗糙度对多栅器件性能有显著影响，但是表征困难;片内工艺涨落增大，导致工艺集成难度增加。　　针对多栅器件微细线条的制备，本文设计了侧墙工艺制备微细线条实验及其优化实验，最终采用电子束光刻、Poly Si牺牲层和TMAH湿法腐蚀相结合的工艺方案，获得了最小间距可达80nm，线宽30nm，均匀排列的多根线条，这些线条侧墙形貌良好，线条边缘粗糙度较小，为成功制备多栅器件打下坚实基础。　　接着，本文研究了纳米尺度下SiO2、Si3N4、Si/Poly Si的湿法腐蚀，获得了全面可控的腐蚀条件和腐蚀速率曲线，并利用TMAH对单晶硅的晶面选择性制备了表面光滑形貌良好的悬挂纳米线条，工艺方法简单，为制备围栅纳米线器件提供了可靠的工艺方案。　　基于侧墙工艺制备细线条的实验数据，本文进行了工艺的版图依赖性研究，获得了电子束光刻分辨率、刻蚀深度、线条宽度对线条间距和根数的依赖关系，分析了纳米尺度工艺中工艺结果涨落大的原因，为后续实验中减小工艺涨落提供了可靠依据。　　多栅器件中微细线条边缘粗糙度(LER)和侧墙表面粗糙度(SR)的表征是评价工艺制备和优化方案的前提，最后，本文提出了简单方便的表征LER的方法，并且针对侧墙表面粗糙度直接测量难的现状，提出了利用光的反射来表征侧墙表面粗糙度的方法，采用光学系统测量，可以实现快速测量，精度高，结构简单，成本低，这一方法的提出为直接测量侧墙表面粗糙度提供了新的思路和方向。