伴随着集成电路中的器件尺寸越来越小,集成规模不断增大,集成电路工序越复杂,对器件模型精度的要求也日趋增高。当今,一个精确的器件模型无疑已经成为集成电路设计者首先要解决的问题,也一直是国内外研究的重点和热点。在即将进入纳米芯片技术的时期,对它的研究就有了更重要的现实意义。本文在深入研究MOSFET器件基本物理特性、器件模型和建模方法的基础上,利用业界使用最广泛的BSIM3模型实现了对某工艺下0.5μm的NMOS和PMOS器件的建模。然而,随着器件尺寸的缩小,集成电路中相应的器件隔离工艺也在不断改进,浅沟槽隔离技术(STI)逐渐代替了原来的局部氧化隔离技术(LOCOS),大大增强了器件之间的隔离效果。浅沟槽隔离技术在带来很多益处的同时也引入了应力,特别是对深亚微米或纳米尺度器件产生重要的影响。因此本文还研究了浅沟槽隔离技术的版图参数STIW对RF器件阈值电压和饱和电流的影响。论文首先介绍了CMOS器件模型的发展现状和未来的发展趋势,以及本文研究的主要内容及意义。接着描述了MOSFET的基本物理特性,并对BSIM3模型主要考虑的物理效应及各个模型参数影响器件阈值电压及漏电流的方式进行分析与总结。随后阐述了利用BSIM Proplus软件进行全局建模的基本流程,给出测试方案及主要的参数提取流程,并根据既定的流程进行了参数提取和优化,给出了CV、DC模型仿真与测试数据的对比结果,并对模型的质量进行验证,说明本文提取的模型可以用于正常的电路仿真。文章最后分析了STI工艺在带来高集成度电路的同时,也带来了许多问题。包括：反窄宽度效应、x-stress压应力、y-stress压应力和Delta Width(DW)效应。除了上述几个主要的影响因素外,在不同的layout尺寸下,起主导作用的效应也将不同。本文对STI工艺下一个重要的版图参数STIW进行分析,了解了它对RF器件直流行为的影响,并且比较了它对单指和多指影响大小的区别。得出随着STIW值的改变,x-stress对阈值电压Vth的影响在单指和多指之间区别不大,但是对于饱和漏电流Idsat来说,多指器件的Idsat改变量明显小于单指。