集成电路测试技术随着集成电路技术的发展而发展,并且在集成电路的研发、设计、生产和应用等各方面都可以看到集成电路测试仪的身影。近十几年随着超大规模集成电路制造技术的发展,使得具有一定数量的数字管脚集成电路得到广泛应用,此类集成电路测试要求集成电路测试仪能够进行几百次的电压、电流和时序测试以及百万次的功能测试,如此大规模的功能测试意味着海量的测试向量需要存储并下发给被测件。因此,集成电路测试仪器如何方便地对具有上述特点集成电路进行功能测试成为当前亟需解决的问题。本文首先介绍了数字集成电路测试仪的相关结构和功能测试涉及的测试向量相关内容,结合测试需求设计了一种IC(Integrated Circuit)测试仪的测试向量存储管理模块(Digital Signal Input/Output,DSIO),并给出了模块设计原理、功能描述以及主要存在问题的解决方案。根据数字集成电路测试仪的一般构成,本文模块硬件主要由FPGA(Field Programmable Gate Array)控制处理核心和DDR3 SDRAM(Double Data Rate 3Synchronous Dynamic Random Access Memory)存储介质组成。模块具体实现以下三个部分的功能:预读处理部分,为了降低测试向量读出路径延时,完成测试前测试向量从DDR3 SDRAM到FPGA内部块存储的预读操作处理;DDR3 SDRAM存储控制部分,该部分完成测试向量存储管理的DDR3 SDRAM多端口读写控制,由于本文对测试向量按不同端口进行分类存储管理,而DDR3 SDRAM只有一套数据和地址控制总线,因此该部分完成对不同端口对DDR3 SDRAM读写访问控制设计,解决多端口缓存同时对单块DDR3 SDRAM的读写数据需求问题;读写请求仲裁部分,本部分根据实际应用需求划定不同端口对DDR3 SDRAM的读写优先级,根据优先级来仲裁各端口的请求,并发出应答信号来派发DDR3 SDRAM存储器地址以及数据总线的控制权。最后,将上述数字集成电路测试仪DSIO模块中所涉及的控制功能模块在搭载了FPGA和DDR3 SDRAM的集成电路测试仪的数字通道板上进行硬件实现,并进行各项测试。通过数字通道板对DSIO模块各项性能的测试,测试结果表明本文设计方案的正确性,模块功能达到了设计的预期要求。