模数变换器（ADC）作为模数混合信号处理的关键器件，被广泛应用于雷达、无线通信和软件无线电等领域。雷达和通信系统中使用的ADC的带宽和采样频率越来越高，且接口形式从并口转向高速串行口JESD204B和JESD204C发展，使得其性能测试、评估和验证的难度大大增加。传统ADC性能测试系统存在不支持高速串行口、数据存储容量不足以及数据传输速率低等缺点，难以满足最新ADC性能测试需求。为了满足高速ADC的性能评估、芯片研发以及应用开发等领域的需求，迫切需要设计并实现高速ADC性能测试系统。
　　首先，在研究ADC性能参数及其测试方法的基础上，分析了通用ADC性能测试系统的需求，进而提出了采用高性能FPGA与DSP处理器结合FMC子母卡设计的总体架构。硬件电路采用TI公司C66x系列DSP作为ADC测试算法实现模块，充分利用DSP的软件编程便捷性和超强的浮点运算能力，实现算法流程控制和复杂的数字信号运算。同时利用Xilinx Virtex-7系列FPGA的工作时钟频率高和接口种类多等特点，能够兼容评估CMOS、LVDS、JESD204B和JESD204C等接口的ADC，并完成数据的实时并行预处理。遵循FMC标准使硬件平台与ADC待测子卡分离设计，能够在一个通用的硬件平台上，仅需针对不同ADC设计标准的评估子卡即可实现不同ADC的测试评估，提高了硬件平台的通用性和可重用性。
　　然后，基于所设计高速ADC性能测试系统硬件平台，采用自顶向下模块化的方法完成了测试系统的软件设计。FPGA逻辑完成了数据采集、数据预处理、高速大容量数据缓存和转发等功能；同时在DSP内进行采集样本的时域与频域分析，进而调用ADC性能测试算法完成ADC性能参数的计算；DSP还能够通过千兆以太网向上位机传输测试结果并提供友好的操作接口。
　　最后，基于所设计测试系统搭建实验环境，以验证所设计测试系统。在测试硬件平台基本的功能和性能之后，针对3款不同接口类型、不同采样频率和采样精度的被测ADC芯片进行性能测试实验，验证了所设计ADC性能测试系统的可靠性和有效性。实验结果表明，本文研究与实现的ADC性能测试系统可以满足COMS、LVDS、JESD204B等接口、采样频率覆盖240MSPS到3.2GSPS和最高精度16位的ADC性能评估的需求，具有一定的工程应用价值和借鉴意义。