“时间统一系统”主要是指能够提供标准时间信号和频率信号的整套电子设备,被广泛的应用于航天,卫星,导航以及通信等多个领域。本文首先讨论了“时间统一系统”的理论和发展,进而阐明了IRIG B(美国靶场仪器组_B)编解码的原理,在此基础上完成了一种基于FPGA技术的IRIG_B编解码系统硬件实现方法。本文采用Altera公司具有最新FPGA技术的DE2-115开发系统来完成时统终端的设计,并从工程实践的角度详细介绍了编解码系统的设计方案。1、编码器部分采用硬件逻辑电路和调用IP核的方法,利用高性能的FPGA实现。保证了IRIG_B码与IPPS基准信号的上升沿同步,提高了准确性和稳定性。2、解码器部分利用Nios II嵌入式软核处理器构建SOPC系统来实现,达到软硬件协同工作的效果,简化了控制功能同时节省了资源。3、整个设计将IRIG_B编解码器集成到同一块FPGA芯片上,使得设备同时具备编解码功能,具有更高的实用价值同时简化了系统的测试。4、本设计是利用原子钟10MHZ时钟信号经过FPGA处理后产生1PPS的脉冲作为时间基准,减少了时钟抖动和误差,提高了精确度。通过实践,整个编解码系统运行正常,对时精确,控制方便,且可靠稳定,达到了设计初衷。