模数转换器(ADC)作为信号处理系统内部连接模拟信号和数字处理系统的桥梁,其主要工作目的是将输入的模拟信号转换成在相应参考电平的数字输出编码,以此来完成信号采集与信号处理的操作。随着数字电路的发展水平的提高,ADC作为实现模拟信号转换为数字信号的关键器件,也随之得到广泛引用。SAR ADC广泛应用于转换速度中等要求,同时需要降低电路功耗以及中等精度(通常为8-16位)的处理系统中,根据SAR ADC的电路结构可以发现,SAR ADC可以实现在对异步信号进行转换的同时不产生通道延迟,具有电路结构简单、模拟模块少、易于集成等优点,且由于不需要其他ADC所需要的运算放大器,只需要DAC阵列、比较器和数字控制逻辑,所以SAR ADC又有功耗低、不受器件特征尺寸减小带来的短沟道效应的影响等优势。本文设计为基于TSMC 40nm 1.1V CMOS工艺12bit 32MS/s的SAR ADC的电路设计。首先在MATLAB平台上对全差分非二进制冗余SAR ADC进行理想模型建立与仿真,验证其行为正确性。分析影响SAR ADC精度的电容非理想因素,并对其进行仿真。针对SAR ADC中DAC电容阵列的电容失配校准技术进行研究。数字校准技术能有效减小电容失配误差造成的影响,从而使SAR ADC的线性度提高。同时也可以降低系统对模拟电路的要求,进一步降低整体系统功耗,减小模拟电路在设计上的难度。本设计中采用DEM校准算法,以解决非理想因素对ADC性能的影响,提高SAR ADC性能。然后基于Cadence软件平台对整体电路进行设计并仿真。SAR ADC电路设计包含栅压自举采样开关模块、非二进制DAC电容阵列模块、两级全动态比较器模块、异步SAR控制逻辑模块和编码转换模块。文章分别从整体电路结构、各电路模块内部结构及仿真结果和整体SAR ADC仿真结果等方面进行阐述。为了抑制电源噪声和共模噪声,采用全差分结构,消除以共模信号形式存在的误差。利用带衬底调制的高线性度栅压自举采样开关作为SAR ADC的采样保持电路,能有效抑制采样过程中的非线性。与传统的开关时序电路相比,基于Vcm-based开关时序的使用有效降低了SAR ADC转换期间的功耗。采用非二进制量化算法后,整体电路系统对DAC不完全建立导致的误差的容忍度得以提高。由于DAC建立精度要求的适当降低,因此可以减少DAC所需的建立时间,这对于高速SAR ADC的实现是十分有利的。而控制电容的三态开关尺寸也可以减小,有利于进一步降低SAR ADC的功耗。SAR控制逻辑采用了异步控制逻辑,进一步降低了功耗。由自举开关以及全差分非二进制冗余DAC电容网络构成采样网络,而数字逻辑部分包括控制逻辑和译码开关的组合逻辑。基于TSMC 40num 1.1V CMOS工艺,完成各个关键单元的电路设计和仿真,并对整体SAR ADC进行的功能仿真和性能仿真,最终仿真结果表明,本SAR ADC的功能正确。