目前相干光骨干网络传输容量已经达到100 Gbps甚至向400 Gbps或者1 Tbps发展。受电子瓶颈的限制,主流相干接收数字信号处理（DSP）芯片多数基于500 MHz内核时钟速率设计,传统的基于串行方式的信号处理技术无法满足光传输系统中高速率、高吞吐量的需求。在相干光通信系统中相干接收芯片通过并行处理架构的方式提高系统吞吐量,与此同时也带来通信系统高功耗、高复杂度等问题。结合国内外针对低复杂度相干接收芯片算法及并行处理方案设计等研究现状,寻找针对并行处理低复杂度2×2 MIMO算法及设计方案是相干光接收机DSP算法领域的重要研究内容。在基于现场可编程门阵列（FPGA）实现相干接收DSP算法方面的研究发现,DSP算法中基于并行处理的2×2多输入多输出（MIMO）设计方案占据了主要FPGA芯片设计面积及功耗。针对相干光通信系统中复杂度较高的问题,本文主要研究设计:1)基于恒模算法（CMA）的2×2MIMO并行处理方案中低复杂度抽头系数更新算法方案研究实现。本文提出并行处理中恒模算法的实现方案,在此基础上进行低复杂度算法优化,采用部分均衡输出值进行抽头系数更新计算,降低CMA算法复杂度。2)基于降采样处理的频域2×2MIMO结构的均衡算法研究方案实现。首先设计实现低复杂度的16点基4快速傅里叶变换（FFT）算法方案,然后将提出的时域低复杂度CMA算法通过FFT算法转换到低复杂度的频域实现,最后完成降采样的频域均衡通信。本文主要创新与研究内容为:1)针对2×2MIMO并行处理方案中低复杂度抽头系数更新算法研究。本文提出了一种基于2×2MIMO并行处理方案中低复杂度的恒模算法设计。首先我们提出了并行处理中恒模算法的实现方案,然后提出并行处理中低复杂度的CMA算法实现方案。通过采用部分均衡输出值进行抽头系数更新计算降低CMA算法的复杂度。在误码率为10-3的情况下采取1、2、4个并行处理输出值参与更新抽头系数的低复杂度CMA算法方案与传统CMA算法的光信噪比分别为18.8d B、17.9d B、15.7d B、16d B,分别降低38.49%、38.19%、37.58%的计算复杂度。2)低复杂度偏振解复用和线性信道均衡算法及其并行化处理方案研究。本文提出基于降采样处理的频域2×2MIMO结构的均衡算法研究方案。首先我们研究设计不同基数的FFT算法的低复杂度实现方案。然后我们将并行处理中低复杂度的CMA算法实现方案由时域通过FFT算法转换成在频域更新抽头系数,降低CMA算法实现的复杂度。最后整个降采样均衡系统在引入0.16d B的光信噪比代价条件下基于1.75倍降采样实现,降低了均衡过程的复杂度。