当今,无线通信和音视频处理等领域对模数转换器的性能要求越来越高,而流水线模数转换器能很好的满足这种要求。因而,设计高速高精度的流水线模数转换器有重要的价值。　　 本文设计了一个采用1.5位/级结构的10位100MS/s转换速率流水线模数转换器。　　 该电路的模拟部分主要有:保持/采样电路、余量增益电路和并行模数转换子模块电路。数字部分主要有:延时电路、10位全加器电路和锁存缓冲电路。其它辅助结构有非交叠时钟产生电路和带隙基准等。　　 为了达到高速高精度的性能要求,电路使用了栅压自举开关、增益提升技术放大器、动态比较器、简化的数字延时电路和高速全加器单元。电路由两相非交叠时钟及相关的底极板采样时钟来控制。在进行以上设计时,本文分析了电路中非理想因素的影响、模块电路的性能指标确定和如何根据环境选择结构。　　 本设计使用TSMC1.8V,0.18μ m,1P6M模拟射频电路工艺,用Cadence进行电路设计仿真和Layout,芯片整体面积2.0mm×1.9mm。　　 在流片完成后,设计了PCB版对芯片进行测试,测试结果表明该ADC的基本功能正确,时钟单元和放大器工作正常,但是Layout和PCB版的完成不够理想,输出信号上有较大毛刺。该问题需要进一步研究解决。