论文部分内容阅读
随着SoC系统规模的持续扩大,系统验证复杂度也随之增加。传统的验证方法很难进行完备的验证,验证技术已成为制约SoC技术发展的瓶颈。为缩小与设计制造的差距,一系列高级的验证方法学和验证语言得到了快速发展。UVM(Universal Verification Methodology)验证方法学是由众多业内专家为了自身研发的需求联合研发的一种具有强大功能的验证方法学。研究及应用UVM验证方法学具有重要的实用意义。本文研究了基于UVM验证方法学与SystemVerilog语言来搭建可重用自动化验证平台的方法,并用其进行ZigBee无线传感器网络芯片发送子系统的功能验证。论文对UVM验证方法、验证平台设计、无线传感器网络发送子系统等展开了深入的研究,具体的研究内容及主要成果如下:1.论文首先对所使用的UVM验证方法进行了详细的分析,包括所涉及到的概念、重要的功能机制、UVM验证方法学的优点及基础框架。在分析验证平台整体结构的基础上,采用自顶向下方法设计通用验证平台的5层功能模型,包括顶层、测试用例层、环境层、功能层与信号命令层。通过各层之间的端口实现了信号参数的传递。2.详细分析了待测试的无线传感器网络芯片发送子系统的协议、接口及基本功能结构。提出了待测试实例(DUT)的待测功能点和相应的验证方案,并提出无线传感器网络芯片发送子系统验证平台的整体结构。3.根据验证平台设计方法及结构,搭建无线传感器网络发送子系统验证平台,完成验证环境各级组件的设计实现,包括信息传输类、信号命令层组件、代理器、参考模型、记分板、环境组件、测试用例层组件等,并对验证环境的可重用性进行了分析。4.论文采用SystemVerilog语言设计实现了基于UVM的无线传感器网络验证平台,并在ModelSim环境下进行了验证测试。验证结果包括计分板对标准结果与待测结果的对比输出,用于辅助观测DUT的输入与输出的仿真波形及覆盖率统计。仿真结果显示本文分析出的功能点全部被覆盖,语句覆盖率达到了90%以上。其结果表明所设计的ZigBee无线传感器网络芯片发送子系统可以准确完成其预定功能,并且证实了基于UVM验证方法学可以高效的设计出可重用性强、易扩展且自动化程度高的验证平台。本文遵循UVM验证方法学所搭建的验证平台有较高的可重用性,并可为相关项目提供一个设计验证平台的参考。