低功耗已经成了当前嵌入式SoC设计最重要的课题之一。随着无线设备和便携式电子消费品快速增长,低功耗的嵌入式SoC设计也显得越来越重要。在现实的设计中,低功耗设计并不简单。在开发设计的过程中,从器件、电路层到系统、构架层,很多技术和技巧被开发出来应用于实际的设计当中。随着CMOS制造工艺的发展,类似怎样减少漏电,怎样为高耗电IC设计有效地封装和冷却系统,以及怎样尽早验证断电序列等挑战必将越来越严峻。对如今的便携式消费电子产品而言,功耗控制和验证与芯片面积大小和时序分析一样重要。由于历史原因,电源优化和实现技巧的改进都集中在在物理实现阶段。一些高级的电源管理技巧如带电压开关的多电压域只能在物理实现阶段应用。这些高级电源管理技巧极大地改变了设计思想,但是没有任何设计意图能够在RTL阶段就予以体现,这个限制在RTL-GDSII流程里面是一个大漏洞。因为最初的RTL已经不能作为不变的标准用在最后的验证当中。CPF(Common Power Format)把所有设计和工艺相关的功耗约束写在一个单独的文件格式中,能够在RTL to GDSI设计的整个流程包括合成、验证、物理实现、电源分析和最终的签收等各个阶段使用。因而能够解决这个流程限制。CPF所带来的自动化将满足当前业界目前对功耗管理的需求。也将大大提高设计者的效率。而这些,并不需要在已有的RTL上面做任何改动。