伴随着移动互联时代里智能移动终端的大规模涌现,芯片设计尤其是多媒体芯片设计面临着前所未有的机遇与挑战。为契合当前多媒体处理芯片的发展趋势,本文在对H.264/AVC编码器的熵编码、运动矢量预测部分及编码器SoC设计方法进行较深入研究的基础上,采用一种专用硬件解决方案完成了编码器整体系统的实现。该方案整合了H.264编码器和SoC系统芯片设计方面的众多新技术或方法,使得系统在较少的硬件资源消耗情形下,获得了编码器整体数据吞吐率的大幅提高,并使用Altera公司SoPC设计平台完成了编码器SoC系统的搭建工作。本文主要完成了如下工作：1、提出了一种新的CAVLC硬件扫描方法,使得CAVLC编码器数据吞吐率的提高不再仅依靠增加硬件并行度来实现；采用了一种硬件拼接电路替代了传统码字校验模块中的桶形移位寄存器,该方法较好地降低了码字校验部分的硬件复杂度。2、完成了H.264/AVC编码器关键模块——码字处理部分的RTL设计,并以之为核心,完成了编码器SoC系统的搭建,和配套系统软件设计,实现了全系统功能目标。3、在Altera公司Stratix Ⅲ EP3SL340F1760C4FPGA开发板上完成编码器系统硬件原型,原型实测结果满足分辨率为640x480,帧率为25帧／秒的编码实时性要求,达到预期结果。