随着嵌入式技术的日趋成熟,衍生的一系列产品如智能手机、数码相机等常常需要对图片信息进行编码处理,以便实现存储、传输等目的。JPEG标准作为目前主流的图像编解码技术,已经广泛的运用于嵌入式端图像处理之中。为了满足更高的吞吐量与实时性要求,传统的提高单核CPU主频的方式在体积、功耗上都有明显的缺陷。而通过多核架构芯片的方式不仅可以大大提高性能,且具有体积小、功耗低的特点。为此,针对多核嵌入式架构,实现图像编码算法与优化对嵌入式多媒体处理具有重要意义。本课题针对嵌入式同构多核架构,结合JPEG基线连续编码算法,在相应的平台上进行了JPEG编码算法的实现与优化。论文首先介绍了图像编码及嵌入式多核架构背景、研究现状以及发展趋势;随后,深入分析了JPEG基线连续编码算法基础原理;第三部分比较了两种嵌入式多核架构物理结构、多种并行编程模型以及并行计算的评价指标,确立了以同构多核作为硬件平台,Pthread多线程编程作为并行算法实现手段,加速比作为并行优化指标的总体思路。论文第四部分首先给出了并行编码的总体框架,随后分析了算法的可行性,并对其中数据分割模块、JPEG编码模块以及子图融合模块进行了详细的阐述。另外,对JPEG编码子模块进行了多项代码级以及算法级优化。经过试验,采用该多核并行编码算法与JPEG编码模块,在iTop-4412平台上编码一张分辨率为1280*720的24位RGB彩色图片只需56ms左右。