论文部分内容阅读
低密度校验码(Low-density Parity-check Codes, LDPC)是一种逼近香农极限的优秀纠错编码，在长码时的性能甚至超过了Turbo码。同时，LDPC码十分适合使用硬件实现高速编码和译码，尤其是准循环LDPC码的使用可以大大降低编译码器的复杂度。目前，LDPC码已经成为第四代移动通信（4G）系统中信道编码方案。中国地面数字电视传输标准(Digital Terrestrial Media Broadcasting,DTMB)中的信道编码方案采用了LDPC码作为内码，BCH码作为外码。由于数字电视系统对数据处理和传输的速率要求较高，因此采用硬件电路来实现LDPC编译码算法具有很高的实用价值。本文重点研究了DTMB标准中LDPC码的编码算法和译码算法，并对各种典型译码算法及其消息传递机制进行性能仿真，找到最适合硬件实现的译码算法及其消息传递机制，同时通过仿真确定编译码算法中的关键参数，在此基础上采用FPGA进行LDPC编码器和译码器的硬件电路设计，并针对DTMB系统的特点提出硬件电路设计的改进方案，使LDPC编码器和译码器在满足DTMB标准的吞吐率要求前提下，尽量降低硬件资源和存储块资源的占用。最后，在XilinxXC4VSX35FPGA芯片上实现了LDPC编码器和LDPC译码器，并进行时序仿真和板级测试。通过性能分析发现，该编码器和译码器可以满足DTMB系统的吞吐率要求。本文的主要贡献与创新点体现在以下几个方面：1、针对DTMB标准，提出一种码流输出格式可控的LDPC编码器结构，可以依照标准中采用的五种不同的符号映射方式，选择不同的码流输出格式，以便给符号映射提供最佳的码流宽度，从而提高了编码器的通用性。2、针对传统译码器硬件资源消耗巨大的缺陷，提出一种新型的译码器硬件实现方案，通过切割子矩阵的方法，进一步提高硬件结构的串行度，从而大大减少了逻辑资源和存储块的使用。3、采用特殊的译码器软信息存储方案，该方案非常适合FPGA芯片中BlockRAM宽度小深度大的狭长形结构，大大提高了BlockRAM的利用率。4、译码器采用一种基于桶形移位原理的交叉网络来传递数据，避免了复杂的硬线连接。