受到终端电子产品转向轻薄、短小的影响,闪存封装趋向于芯片越来越薄,堆叠层数越来越多,以达到单颗闪存芯片容量的最大化。本课题研究的25um超薄芯片加16层堆叠封装技术在封装业内处于前沿。对这类极端芯片厚度和堆叠结构的封装工艺失效模式的研究,具有现实的意义。而本文中研究的失效模式也是这类封装工艺所特有的缺陷,这对未来封装工艺进一步的突破具有极好的借鉴作用。论文介绍了失效模式分析工具,对超薄闪存芯片封装工艺中出现的不良缺陷如芯片崩角、芯片裂纹和基板破损进行了分析及总结,针对这些不良缺陷的产生机理找到了几种不同的工艺改进方法（崩片参数优化、焊线参数优化、增加压轮和使用基板夹具等）用于提升超薄芯片封装工艺的生产良率。通过使用高倍显微镜、晶元检测显微镜、金线推拉力测试机等仪器和设备检查产品外观,收集相关数据,并且利用JMP软件设计实验计划及分析实验结果。结果表明:晶元崩片参数对芯片崩角有显著影响。经由DOE试验得到的优化崩片工艺参数:崩片时间30s、崩片高度8mm和崩片温度65?C,通过改善芯片翘曲,可有效减少研究对象芯片崩角的发生。另外,焊线工艺参数影响芯片裂纹产生。由DOE试验得到的优化焊线工艺参数区间:植球超声48～52m Aps、植球时间24ms、植球压力13～15gf、二次焊线超声38～42m Aps和二次焊线压力12～14gf,有效减少了研究对象芯片隐裂的不良率。而通过焊片机台轨道出料口压轮改造以及基板辅助夹具的使用,经验证,对研究对象基板破损的改善,也有显著的帮助。由于芯片崩角、芯片隐裂和基板破损的失效缺陷占超薄芯片多层堆叠封装工艺整体不良率的84%,经量产验证后,该封装工艺整体良率提高了约3%,减少了失效的比例,降低了薄芯片封装工艺成本。