论文部分内容阅读
随着卫星通信技术的迅速发展,具有抗空间辐噪能力的宇航级芯片,越来越难以满足星载平台处理能力的要求。当前,基于商用芯片的星载平台设计技术路线COTS(Commercial off-the-shelf)成为国内外研究热点。空间辐噪是影响卫星应用系统可靠性至关重要的因素,其中单粒子翻转(Single Event Upset,SEU)是最常见的一种辐噪效应,直接造成芯片运行错误和系统故障。宇航级芯片采用特殊的硬加固设计,具有较强的抗空间辐噪能力;商用芯片主要面向高密度集、大容量、低电压、高速处理等方向的应用,并不考虑抗空间辐噪能力的设计。是否能够利用商用芯片高速大容量的优势,将其转化为一种可抗空间辐噪的软加固能力,使之适应星载平台应用需求,是业界不断努力的方向。本文即围绕此问题展开相关技术研究,主要工作包括:1.SRAM型FPGA对SEU敏感性研究与实验,本文以基于IP核FFT(Fast Fourier Transform)运算作为目标算法,采用模拟SEU敏感性故障注入实验方法,对SRAM型FPGA内部Slice、RAM等主要资源进行SEU敏感性实验测试。统计分析不同资源受SEU效应的影响程度、目标算法错误与故障概率,梳理总结FPGA各种资源对SEU的敏感性,为后续软加固设计的加固优先级和加固方法提供科学的指导依据。2.细颗粒度FPGA资源对SEU敏感性研究与实验,本文以独立编写的FFT目标算法作为测试对象,采用精细化的故障注入方法,对目标算法中逻辑单元层面的处理资源受SEU影响进行测试分析,获得FPGA对SEU影响敏感性的精细化认识,给出了详细的试验结果和分析结论。3.面向FPGA的抗SEU软加固设计,本文设计了一种三模冗余(Triple Modular Redundancy,TMR)和动态重构相结合的软加固方法。其中,三模冗余设计以FPGA对SEU敏感性测试结论为依据,对敏感性高的资源进行强加固,对敏感性弱的资源进行弱加固,对目标算法整体进行基于可重构的局部或全局自愈设计,以相对较小的资源消耗,有效提高了目标算法抗SEU的能力。实验和测试结果表明了该设计的有效性。