为应对目前的国际形势和国内信息产业对核心技术的需求,关键领域的仪器设备逐渐摆脱芯片大量依赖进口的局面。不过,由于国内外核心技术与平台架构存在较大差异,要推广国产芯片的应用领域,当务之急是将现有的上层应用进行迁移并兼容国产平台。在上述背景下,本课题基于龙芯与国产FPGA平台完成PCIe接口逻辑与LDPC译码器设计,为国产化的工程应用提供案例。本文主要研究内容如下:（1）首先,简述了PCIe总线拓扑结构、分层结构及各层功能,重点分析了TLP结构与PCIe的事务请求,给出了PCIe设备的Type 0配置空间定义与三种中断机制原理。其次,主要分析了四种LDPC译码算法的特点及其硬件实现的可行性,借助Tanner图研究了OMS译码算法的迭代步骤。最后,基于码率为0.4、码长为155的QC-LDPC码对比了MS、OMS与LLR-BP译码算法的译码性能。综合计算复杂度与性能,OMS译码算法具有较高的工程应用价值,上述理论为基于国产平台的系统设计提供了理论指导。（2）设计了基于国产FPGA的DMA控制器与LDPC译码器系统;首先,介绍了系统功能与PCIe IP核的相关配置参数。其次,重点分析了DMA控制器中接收、发送引擎以及中断控制器的状态机转移流程,完成AXI-TRN协议转换与控制状态机寄存器的定义,并基于RP仿真平台编写测试用例进行了DMA控制器的功能仿真。最后,采用串行结构设计LDPC译码器各模块,并对控制模块、VNU、CNU以及译码判决模块的设计进行了详细描述。利用“FIFO+BRAM”方案解决了DMA控制器与LDPC译码器数据存取与位宽转换的问题。该硬件系统方案明确了驱动与上位机的开发需求。（3）基于龙芯操作系统开发了PCIe驱动程序;首先,对PCIe驱动框架进行了研究,并实现驱动的加载与卸载、初始化与关闭等功能。在file operations结构体中定义了open、read、write、ioctl、release接口函数,并给出了与DMA方式相关的读写功能与中断操作的设计思路。其次,在上位机完成信道初始似然值计算,通过调用API函数,将待译码数据发送至PCIe设备,并由LDPC译码器完成译码。经过与Matlab中OMS译码算法进行仿真对比,表明LDPC译码器功能完善并符合预期。最后,PCIe传输速率测试的结果显示DMA读、写速率分别可达1427 MB/s和1620 MB/s,带宽最大值为PCIe接口理论带宽值的84%。