论文部分内容阅读
FPGA可重构技术通过重配置FPGA内部逻辑资源实现不同的电路功能,既具有接近于ASIC的高性能,又具有通用处理器的灵活性,为计算方法的实现提供了新的选择。局部动态可重构技术,通过动态重构FPGA芯片的局部逻辑资源,构造新的计算平台,不仅提高了FPGA芯片的利用率,而且提升了系统的效率,已成为当前计算机体系结构领域中的研究热点。目前FPGA局部动态可重构技术仍处于学术性研究、性能试验阶段,许多关键问题如缺乏通用性的高性能的可重构硬件构架,如何缩短重配置时间等还有待解决。然而,FPGA局部动态可重构技术表现出来的巨大优越性,如系统的实时处理能力,自适应能力,容错能力,通过时分复用能有效提高逻辑器件的利用率并降低系统功耗等,具有重大的理论和实际意义,本文正是针对这些问题展开研究。主要完成以下工作:(1)本文以Xilinx公司的VirtexⅡ和Virtex-4 FPGA器件为研究主体,同时对基于SRAM编程工艺FPGA的基本逻辑结构、动态重构原理以及数据配置过程进行了研究。本文采用支持二维区域局部重构的EAPR动态可重构设计方法,对基于比特流文件和基于差异的可重构设计方法也进行了深入地分析。(2)本文还基于支持局部动态可重构的Virtex系列FPGA,提出了一种新型的局部动态自重构硬件构架,作为验证可重构计算性能以及操作系统移植的基础平台。该平台采用FPGA内部的Powerpc处理器作为配置控制器,用于控制局部模块的动态重配置过程。相比采用外部处理器如PC机作为配置控制器的方式,该方式下的重构速度明显更快。此外,本文还对该硬件平台的各个组成部件进行了深入地分析。(3)最后,本文还研究了重构时隙问题,它与重构模块的规模以及重构速度有直接的关系。本文中提出的自可重构硬件构架的核心部件采用支持二维区域局部重构的Virtex-4 FPGA,允许重构模块可以为任意矩形,相比VirtexⅡFPGA只支持一维区域重构方式,大大降低重构模块的规模,从而减小重构过程中的时隙。同时,本文提出的自可重构硬件构架中采用内部配置访问接口ICAP来进行数据配置。相比JTAG配置方式,本文采用的基于数据并行传输方式的ICAP接口,无论从数据传输频率还是数据传输宽带都有显著提高,通过加快数据重构的速度,减少重构过程中的时隙。本课题的研究成果为可重构技术在移动通信网络、容错技术、航空航天电子系统、汽车电子系统中的应用打下良好的基础,具有较好的借鉴意义。