随着集成电路设计和工艺技术的不断提升,CMOS器件的特征尺寸逐渐缩小,芯片的集成度越来越高。然而CMOS器件进一步缩小的同时,高功耗等一系列问题将随之而来,会在一定程度上影响集成电路的发展,纳米器件或许能够应对这些问题。量子元胞自动机(Quantum-dot Cellular Automata,QCA)由于其独特的信息传输方式和较快的运算速度而被广泛研究。QCA电路由择多门、反相器和传输线按照一定的功能组合而来,择多门作为核心的逻辑功能单元,其性能的优劣影响着电路的整体状态。对择多门的研究将会为QCA电路的深入发展提供重要的参考价值。主流的择多门分为五输入和三输入两种,目前为止,这一类的研究成果有很多,但缺少整体的分析和归纳。本文分别选取容错和能耗这两项评估指标,分别对三输入择多门和五输入择多门进行总结,并探讨择多门的设计方法。在三输入择多门方面,本文对已有的容错三输入择多门进行了综合分析,根据分析结果归纳出容错三输入择多门的设计技巧,并据此设计出新的容错三输入择多门,通过逻辑功能仿真和物理证明验证了设计的正确性。在已有择多门的基础上设计出新的2-4译码器和3-8译码器电路。实验分析表明,该设计具有极高的容错性,其综合性能优于同类。对于五输入择多门,本文按照对应三输入择多门的结构将目前有代表性的五输入择多门进行分类,同时进行能耗分析。之后将择多门分别嵌入一位全加器电路和RAM电路,分析整体能耗表现。综合考虑择多门和电路的能耗结果,给出最优类的五输入择多门,根据该类特征,总结出低功耗五输入择多门设计方法,在此基础上设计出新的五输入择多门,将提出的择多门继续改进,得到适用于电路的两种新五输入择多门,并通过仿真和物理计算证明设计的合理性。