随着现代战争对通信实时性和直观性的要求不断提高,以电缆为传输介质的电互连系统已经无法满足军事通信对传输速率的要求。光互连相对于电互连具有通信容量大、损耗低、串扰小、抗电磁干扰等优势,逐渐取代电互连成为现代军事通信系统的主要传输链路,在舰载通信和武器制导系统等领域应用广泛。最近,光通信系统的传输速率达到Tbps量级,故研制100 Gb/s以上光互连芯片是当前的研究热点之一。尽管学术界在光接收机方面进行了广泛研究,并取得了很大进展,但国内研究机构在全集成光接收机方面仍存在一定的差距。因此,研制出具有自主知识产权的100 Gb/s光互连芯片对于我国国防现代化和信息化建设有着重大的战略意义和现实意义。本文基于40nm CMOS工艺对高速光接收机模拟前端电路展开研究,主要内容包括:1、为更好地屏蔽探测器结电容、解决先进工艺节点下电压余度低的问题,提出一种带有源反馈的共栅极跨阻放大器新结构。通过优化反馈电路设计,实现了与调节型共源共栅放大器相同的电容屏蔽效果,并将电路带宽拓展了 1.4倍。此外,所设计跨阻放大器成功释放电压余度,增强电路稳定性并提高输出电压摆幅,最终实现一种低功耗、高摆幅、宽带跨阻放大器结构设计。2、基于所提出的带有源反馈共栅极跨阻放大器,应用TSMC40nm CMOS工艺设计出一款高速光接收机模拟前端电路,主要结构包括带有源反馈的共栅极跨阻放大器、交错反馈式限幅放大器、直流偏移消除电路以及fT倍频器结构的输出缓冲级。调整版图布局,弱化40nm工艺节点显著的寄生效应,引入电感结构,与版图中较大的寄生电容形成π型网络,拓展电路带宽。版图后仿真结果表明,整体电路跨阻增益为59.6 dBQ,带宽为20.8 GHz,功耗为46.6 mW,输出端口实现阻抗匹配。3、对流片制备的模拟前端电路芯片进行了详细的测试。结果表明,测试芯片的-3dB带宽达到22 GHz,跨阻增益为55.55 dBΩ,功耗为47.9 mW,所有端口阻抗匹配良好,眼图清晰,可实现高质量的25 Gb/s信号传输。本文所设计光接收机芯片在后序工作中将与商用探测器进行混合集成,并通过四通道实现超高速全集成光接收机设计,为今后200 Gb/s光接收机的研究提供了参考方案。